DIALOG(R) File 351: Derwent V (c) 2002 Thomson Derwent. All rts. reserv.

010413510 **Image available**
WPI Acc No: 1995-314824/ 199541

XRAM Acc No: C95-139879 XRPX Acc No: N95-237769

Semiconductor substrate mfr. without crack generation on backside - comprising bonding element substrate with support substrate through insulation film and thin film element substrate after removing insulation film

Patent Assignee: CANON KK (CANO)

Number of Countries: 001 Number of Patents: 001

Patent Family:

1

Patent No Kind Date Applicat No Kind Date Week
JP 7211602 A 19950811 JP 942069 A 19940113 199541 B

Priority Applications (No Type Date): JP 942069 A 19940113

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 7211602 A 6 H01L-021/02

Abstract (Basic): JP 7211602 A

The mfg method consists of several steps. First the element substrate (105) and the support substrate (102) are bonded through an insulation layer (101). The back side insulation layer is removed. Then, the semiconductor substrate is thin film formed.

ADVANTAGE - Prevents generation of crack on backside of substrate. Improves yield.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-211602

(43)公開日 平成7年(1995)8月11日


FΙ 技術表示箇所 識別記号 庁内整理番号 (51) Int.Cl.⁶ В H01L 21/02 21/20 8418-4M 21/762 В 27/12 H01L 21/76 審査請求 未請求 請求項の数7 OL (全 6 頁) (71)出顧人 000001007 特願平6-2069 (21)出顧番号 キヤノン株式会社 東京都大田区下丸子3丁目30番2号 平成6年(1994)1月13日 (22)出願日;** (72)発明者 玄地 裕 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 福元 嘉彦 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (74)代理人 弁理上 山下 穣平

(54) 【発明の名称】 半導体基体の製造方法

(57)【要約】

【目的】 支持基体裏面に生じる傷を防止する。

【構成】 半導体基体105の一主面と絶縁層101を 有する基体102の一主面とを該絶縁層101を介して 貼り合わせる工程と、前記絶縁層101を有する基体1 02の少なくとも裏面絶縁層を除去する工程と、前記半 導体基体105を薄膜化する工程と、を有する。



【特許請求の範囲】

【請求項1】 半導体基体の一主面と絶縁層を有する基 体の一主面とを該絶録層を介して貼り合わせる工程と、 前記絶縁層を有する基体の少なくとも裏面絶縁層を除去 する工程と、

前記半導体基体を薄膜化する工程と、を有することを特 徴とする半導体基体の製造方法。

【請求項2】 請求項1記載の半導体基体の製造方法に おいて、前記絶縁層を有する基体が半導体基体であるこ とを特徴とする半導体基体の製造方法。

【請求項3】 請求項1記載の半導体基体の製造方法に おいて、前記半導体基体はシリコン基体であることを特 徴とする半導体基体の製造方法。

【請求項4】 請求項1記載の半導体基体の製造方法に おいて、前配絶縁層としてSiOzを用いることを特徴 とする半導体基体の製造方法。

【請求項 : 請求項1記載の半導体基体の製造方法に おいて、前配絶録層としてS1Nr を用いることを特徴 とする半導体基体の製造方法。

おいて、前記裏面絶縁層を除去するエッチング液とし て、該絶録層のエッチング速度に比べて絶録層を有する 基体の基体本体のエッチング速度が遅い液を用いること を特徴とする半導体基体の製造方法。

【請求項7】 請求項6配載の半導体基体の製造方法に おいて、エッチング液としてHFを含む溶液を用いるこ とを特徴とする半導体基体の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体基体の製造方法 30 【0006】上配(1)を実現する手段として、CVD に関し、更に詳しくは、誘電体分離あるいは、絶縁物上 の単結晶半導体層に電子デパイス、集積回路等を作製す る場合に適する半導体基体の製造方法に関するものであ る.

[0002]

【従来の技術】支持基板上に異種材料の半導体層を形成 する方法は盛んに研究されている。たとえば、SO1、 多結晶 (非晶質) Si/SiOz、GaAs/Si (S iO₂) などである。絶縁物上の単結晶Si半導体層の 技術として広く知られ、通常のS1集積回路を作製する バルクSi基板では到達しえない数々の優位点をSOI 技術を利用したデバイスが有することから多くの研究が 成されてきた。すなわち、SO1技術を利用すること

- 1. 誘電体分離が容易で高集積化が可能、
- 2. 対放射線耐性に優れている、
- 3. 浮遊容量が低減され高速化が可能、
- 4. ウエル工程が省略できる、
- 5. ラッチアップを防止できる、

6. 薄膜化による完全空乏型電界効果トランジスタが可 能、

等の係付点が得られる。

【0003】上記したようなデバイス特性上の多くの利 点を実現するために、ここ数十年に渡り、SOI構造の 形成方法について研究されてきている。この内容は、例 えばSpecial Issue:"Single-crystal silicon on non-s ingle-crystal insulators"; edited by G. W. Cullen, Jou rnal of Crystal Growth, volume 63, no 3, pp429 ~590 10 (1983) にまとめられている。また、古くは、単結晶サ ファイア基板上に、SiをCVD法(化学気相法)で、 ヘテロエピタキシーさせて形成するSOS(シリコン-オン-サファイア)が知られており、最も成熟したSO 1技術として一応の成功を収めはしたが、S1層と下地 サファイア基板界面の格子不整合により大量の結晶欠 陥、サファイア基板からのアルミニュームのSi層への 混入、そして何よりも基板の高価格と大面積化への遅れ により、その応用の広がりが妨げられている。比較的近 年には、サファイア基板を使用せずにSOI構造を実現 【請求項6】 請求項1記載の半導体基体の製造方法に 20 しようという試みが行なわれている。この試みは、次の 二つに大別される。

> 【0004】(1) Si単結晶基板を表面酸化後に、窓 を開けてSi基板を部分的に表出させ、その部分をシー ドとして横方向へエピタキシャル成長させ、SiO, L へSi単結晶層を形成する(この場合には、SiOr上 にSi層の堆積をともなう。)。

> 【0005】(2)S1単結晶基板そのものを活性層と して使用し、その下部にSiOzを形成する(この方法 は、Si層の堆積をともなわない。)。

法により、直接、単結晶層Siを横方向エピタキシャル 成長させる方法、非晶質Siを堆積して、熱処理により 固相機方向エピタキシャル成長させる方法、非晶質ある いは、多結晶S1層に電子線、レーザー光等のエネルギ ーピームを収束して照射し、溶融再結晶により単結晶層 をSiO、上に成長させる方法、そして、棒状ヒーター により帯状に溶融領域を走査する方法 (Zone Melting R ecrystallization) が知られている。これらの方法には それぞれ一長一短があるが、その制御性、生産性、均一 形成は、シリコン-オン-インシュレーター(SOI) 40 性、品質に多大の問題を残しており、いまだに、工業的 に実用化したものはない。たとえば、CVD法は平坦蒂 膜化するには、犠牲酸化が必要となり、固相成長法では その結晶性が悪い。また、ピームアニール法では、収束 ピーム走査による処理時間と、ピームの重なり具合、焦 点調整などの制御性に問題がある。このうち、Zone Mel ting Recrystallization法がもっとも成熟しており、比 較的大規模な集積回路も試作されてはいるが、依然とし て、亜粒界等の結晶欠陥は、多数残留しており、少数キ ャリヤーデバイスを作成するにいたっていない。

50 【0007】上記(2)の方法であるSi基板をエピタ

キシャル成長の種子として用いない方法に於ては、次の 3種類の方法が挙げられる。

【0008】① V型の溝が表面に異方性エッチングさ れたS1単結晶基板に酸化膜を形成し、該酸化膜上に多 結晶Si層をSi基板と同じ程厚く堆積した後、Si基 板の裏面から研磨によって、厚い多結晶Si層上にV溝 に囲まれて誘電分離されたSI単結晶領域を形成する方 法である。しかしながら、この手法に於ては、結晶性 は、良好であるが、多結晶Siを数百ミクロンも厚く堆 積する工程、及び単結晶Si基板を裏面より研磨して分 10 離したSi活性層のみを残す工程に、制御性と生産性の 点から問題がある。

[0009] ② サイモックス (SIMOX: Seperati on by ion implanted oxygen) と称されるSi 単結晶基 板中に酸素のイオン注入によりSi〇、層を形成する方 法であり、60%プロセスと整合性が良いため現在もっと も成熟した事法である。しかしながら、SIO2層を形 成をするためには、酸素イオンを1011ons/cm 2 以上も注入する必要があるが、その注入時間は長大で あり、生産性は高いとはいえず、また、ウエハーコスト 20 は高い。更に、結晶欠陥は多く残存し、工業的に見て、 少数キャリヤーデバイスを作製できる充分な品質に至っ

[0010] ③ 多孔質Siの酸化による誘電体分離に よりSOI構造を形成する方法である。この方法は、P 型S1単結晶基板表面にN型S1層をプロトンイオン注 入 (イマイ他, J. Crystal Growth, vol 63,547(198 3))、もしくは、エピタキシャル成長とパターニングに よって島状に形成し、表面よりSi島を囲むようにHF したのち、 均速酸化によりN型Si島を誘電体分離する 方法である。木方法では、分離されているSi領域は、 デパイス工程のまえに決定されており、デパイス設計の 自由度を制限する場合があるという問題点がある。

【0011】一方、近年、結晶性の良い単結晶層をあら かじめ作製しておき、あるいは単結晶基板をそのまま用 **遂しておき、それを別の支持基体に貼り合わせる方法が** 盛んに行われている。

【0012】この方法により他の方法では結晶性の良い 半導体層を形成することが不可能であった半導体基板を 40 作製することができてきた。

【0013】上記した貼り合わせ法では、デバイスのた めの活性層を均一に薄膜化する必要がある。すなわち、 数百ミクロンもの厚さのSI単結晶基板をミクロンオー ダーかそれ以下に薄膜化する必要がある。この薄膜化に は以下のように2種類の方法がある。

【0014】(1)研磨による薄膜化

(2)選択エッチングによる薄膜化

(1) の研磨では均一に薄膜化することが困難である。

ってしまい、この均一化は大きな問題となっている。さ らにウエハの大口径化が進めばその困難度は増すばかり

【0015】また、(2)のエッチングは均一な薄膜化 に有効とされており、その第1ウエハ (デバイスウエ ハ) の層構成、エッチングの方法により、Single Etch Stop法とDouble Etch Stop法とに分類できる。Single E lch Stopはデバイスウエハがデバイス層/基板で構成さ れており、デバイス層をエッチストップ層として基板を 選択的にエッチングする方法で構成は単純であるが選択 比がせいぜい 1 02 と十分でない。また、Double Etch Stopはデバイス層/エッチストップ層/基板で構成され ており、エッチストップ層まで基板を選択エッチング し、続いてエッチストップ層を選択エッチングする。こ の方法は2回の選択エッチングで選択比を向上させてい るが、多層構造の形成にイオン注入、高濃度BドープS 1 層上のエピタキシャル成長あるいはヘテロエピタキシ ャル成長を用いているためSOI層の結晶性が悪い等の 問題点がある (C. Harendt, et. al., J. Elect. Mater. Vol. 2 0, 267(1991) . H. Baumgart, et. al., Extended Abstract of ECS 1st International Symposium of Wafer Bondin g, pp-733(1991). C.E. Hunt, Extended Abstract of ECS1 st International Symposium of Wafer Bonding, pp-696 (1991))。さらに、通常はデバイス層と基板は同材料で 構成されているため、1回目と2回目の選択エッチング は材料構成は同一で選択比の逆転するエッチング液を用 いなければならない。1回目の選択比はそれほど高くな く、また、エッチストップ層もその形成方法がイオン注 入・ヘテロエピタキシャルのため1μm以上にはできな 溶液中の陽極化成法によりP型Si基板のみを多孔質化 30 い。したがって、ウエハが大口径化するほど困難になっ てデパイス層がエッチング液で浸食され、歩留まりの低 下にもなる。

[0016]

【発明が解決しようとする課題】上記のような選択エッ チングによる薄膜均一化の手法をとる場合、裏面の絶縁 層の小さなクラック、傷の影響を無視することが出来な い。選択エッチングの際、エッチング液がこの傷より侵 食し、裏面に大きな傷が入るからである。この傷は、真 空吸着による撤送、更には裏面にパターンをきざむ必要 がある場合には、搬送不可能、パターン異常といった不 具合を起こし、極端な歩留まりの低下につながる。

【0017】この問題は、単結晶シリコンよりも裏面絶 緑膜のエッチングレートが速いエッチング液を用いるこ とで解決できる。しかし、このエッチングが裏面絶縁膜 ではなくシリコンをエッチングし、均一な単結晶シリコ ン薄膜層を形成することが目的であるため、そのような シリコンのエッチング速度が非常に遅いエッチング液を 用いることはエッチング時間が非常に長くなるため適当 ではない。

特にサプミクロンの薄膜化は、ばらつきが数十%にもな 50 【0018】また、裏面に傷を入れないように細心の注

5

意をしたとしても、ウエハのハンドリング時に裏面を真 空チャックする方法をとるため、細かい傷が入ることを 避けるのは困難である。

【0019】さらに、支持基体の絶縁膜を厚くし、裏面 の絶縁膜のすべてがエッチングされないようにしても傷 の部分からエッチング液が染み込むために裏面傷に対し ての防止効果は小さかった。

【0020】本発明の目的は、経済性に優れて、大面積 に渡り均一平坦な、極めて優れた結晶性を有する単結晶 基体を用いて、表面に半導体活性層を残して、その片面 10 から該活性層までを除去して、別の基体上に欠陥の著し く少ない半導体単結晶層を得る基体作製時に、支持基体 裏面に生じる傷の発生を防止することにある。

[0021]

【課題を解決するための手段】本発明の半導体基体の製 造方法は、評議体基体の一主面と絶縁層を有する基体の 一主面とを最絶縁層を介して貼り合わせる工程と、前記 絶縁層を有する基体の少なくとも裏面絶縁層を除去する 工程と、前配半導体基体を薄膜化する工程と、を有する ことを特徴とする。

[0022]

【作用】本発明は傷の入った裏面絶録暦を除去した後に 選択エッチングを行うものであり、傷のない裏面状態で エッチングが全面にわたって均一に進行するため、支持 基体裏面に生じる傷を防止することが可能となる。

[0023]

【実施例】以下、本発明の実施例について図面を用いて 詳細に説明する。

(実施例1) 図1~図4は、本発明の第1実施例を表す 図面である。図1は支持基板102と素子基板105が 30 お貼り合わせ工程前にシリコンエピタキシャル成長層1 貼り合った状態である。シリコン酸化膜101が形成さ れているウエハ (支持基板) 102と特開平5-213 38号公報 (米原) に示される手法によって作成した多 **孔質シリコン層104、シリコンエピタキシャル成長層** 103を有する素子基板105とが貼り合っている。シ リコン酸化膜101の厚さは望ましくは1μm程度であ る。この状態で、支持基板裏面のシリコン酸化膜層10 1をパッファードフッ酸溶液 (NH, HF: : 12. 8 %水溶液) でエッチング除去する(図2)。その後、S iOz 薄膜上に単結晶シリコン層103を残すために、 **素子基板105をフッ硝酸酢酸混合エッチング液(重量** 比HF:HNO: : CH: COOH=1:10:10) により多孔質シリコン層104が表出するまで素子基板 105の薄膜化を行う(図3)。この時に、エッチング を行う前に機械的に素子基板105を削り(パックグラ インド) ある程度の薄膜化を行っておいても良い。その 後、フッ酸過酸化水素水混合エッチング液(重量比H F:H₂O₇=1:5) により多孔質シリコン層104 を選択的にエッチングする。このフッ酸過酸化水素水混

ッチング速度が10万~100万倍速いため多孔費シリ コン層104のみを選択的に除去することが可能であ

6

【0024】このようにして、シリコン酸化膜101上 に結晶性がシリコンウエハと同等な単結晶シリコン層 1 03が平坦に、しかもウエハ全域にわたって、均一に薄 層化されて、しかも裏面の傷なく得られた(図4)。

【0025】ここで、本発明の理解の容易化のため従来 のエッチング方法を用いた場合について述べる。

【0026】図5~図8は従来のエッチング方法による 製造工程を示す断面図である。従来は最初に、裏面酸化 膜を除去しなかったために、SIOzとシリコンの選択 比がないフッ硝酸酢酸混合エッチング液により、図5に 示す裏面シリコン酸化膜上の傷107が図6に示すよう にシリコンに転写、強調され、出来上がりウエハの裏面 に深さ数μmになる裏面傷108が生じた(図7,図 8)。しかしながら、本発明により、傷の入った裏面酸 化膜101を除去することによって、シリコンが表出し た均一な裏面状態となり、エッチングが均一に進行する 20 ようになったため、傷が転写、強調されることはなくな った。本発明は、裏面傷のないウエハを作成するために 非常に有効であった。

(実施例2) 図9~図12は、本発明の第2実施例を表 す図面である。図9は支持基板102と案子基板105 が貼り合った状態である。SiNx 薄膜301が形成さ れているウエハ(支持基板)102と特開平5-213 38号公報(米原)に示される手法によって作成した多 孔質シリコン層104、シリコンエピタキシャル成長層 103を有する案子基板105とが貼り合っている。な 03の表面に数百nmの厚さのシリコン酸化層を形成し ても良い。SiNx 層は望ましくは数百nm程度であ る。この状態で、支持基板102裏面のSiNx 層30 1を140度程度に熱した燐酸溶液(HPO←85%) でエッチング除去する (図10)。その後、SiNx 薄 膜301上に単結晶シリコン暦103を残すために、素 子基板105をフッ硝酸酢酸混合エッチング液 (重量比 HF: HNO: : CH: COOH=1:10:10) K より多孔質シリコン層104が表出するまで素子基板1 40 05の薄膜化を行う(図11)。この時に、エッチング を行う前に機械的に案子基板105を削り (パックグラ インド)ある程度の薄膜化を行っておいても良い。その 後、フッ酸過酸化水素水混合エッチング液(重量比H F:H2 O2 = 1:5) により多孔質シリコン層104 を選択的にエッチングする。このフッ酸過酸化水素水混 合エッチング液はシリコンに比べ、多孔質シリコンのエ ッチング速度が10万~100万倍速いため多孔質シリ コン層 1 0 4 のみを選択的に除去することが可能であ る.

合エッチング液はシリコンに比べ、多孔質シリコンのエ 50 【0027】このようにして、SiNx301上に結晶

性がシリコンウエハと同等な単結晶シリコン層103が 平坦に、しかもウエハ全城にわたって、均一に薄層化さ れて、しかも裏面の傷なく得られた(図12)。

【0028】従来は最初に、裏面酸化膜を除去しなかっ たために、シリコンのエッチング液であるフッ硝酸酢酸 混合液により、裏面シリコン酸化膜上の傷がシリコンに 転写、強調され、出來上がりウエハの裏面に深さ数 μm になる裏面傷が生じた。しかしながら、本発明により、 傷の入ったSiNx 膜を除去することによって、シリコ に進行するようになったため、傷が転写、強闘されるこ とはなくなった。本発明は、裏面傷のないウエハを作成 するために非常に有効であった。

(実施例3) 本実施例は第1実施例におけるシリコン酸 化膜104のエッチング方法をドライエッチングに変え たものである。なお、各製造工程における各構成部材は 第1実施例 同じなので、図1~図4を用いて本実施例 の製造工程について説明する。

[0029] 図1は支持基板102と素子基板105が 貼り合った状態である。シリコン酸化膜101が形成さ 20 【図3】本発明の半導体基体の製造方法の第1及び第3 れているウエハ (支持基板) 102と特開平5-213 38号公報 (米原) に示される手法によって作成した多 孔質シリコン層104、シリコンエピタキシャル成長層 103を有する素子基板105とが貼り合っている。シ リコン酸化膜101の厚さは望ましくは1μm程度であ る。この状態で、支持基板裏面のシリコン酸化膜層10 1をプラズマ雰囲気中でドライエッチング (C: F: 6 0 s c c m、CHFs 2 0 s c c m、圧力7 0~8 0 P a、RFpower 2. 1 kw) により除去する (図 2)。 その後、Si〇。薄膜上に単結晶シリコン層103を残 30 【図8】従来の半導体基体の製造方法により生じた裏面 すために、素子基板105をフッ硝酸酢酸混合エッチン グ液 (重量比HF: HNO: : CH: COOH=1:1 0:10) により多孔質シリコン暦104が表出するま で素子基板105の薄膜化を行う(図3)。この時に、 エッチングを行う前に機械的に素子基板105を削り (バックグラインド) ある程度の薄膜化を行っておいて も良い。その後、フッ酸過酸化水素水混合エッチング液 (重量比HF: H₂ O₂ = 1:5) により多孔質シリコ ン層104を選択的にエッチングする。このフッ酸過酸 化水素水混合エッチング液はシリコンに比べ、多孔質シ 40 リコンのエッチング速度が10万~100万倍速いため 多孔質シリコン層104のみを選択的に除去することが 可能である。

[0030] このようにして、シリコン酸化膜101上 に結晶性がシリコンウエハと同等な単結晶シリコン層 1 03が平坦に、しかもウエハ全域にわたって、均一に薄 層化されて、しかも裏面の傷なく得られた(図4)。

【0031】本発明により、実施例1と同様に傷の入っ た裏面酸化膜101を除去することによって、シリコン が表出した均一な裏面状態となり、エッチングが均一に 50

進行するようになったため、傷が転写、強調されること はなくなった。本発明は、裏面傷のないウエハを作成す るために非常に有効であった。

[0032]

【発明の効果】以上詳細に説明したように、本発明によ れば傷の入った裏面絶縁層を除去した役に選択エッチン グを行うことにより、傷のない裏面状態でエッチングが 全面にわたって均一に進行するため、支持基体裏面に生 じる傷を防止することが可能となる。裏面の傷は、真空 ンが表出した均一な裏面状態となり、エッチングが均一 10 吸着による搬送、更には裏面にパターンをきざむ必要が ある場合には、搬送不可能、パターン異常といった不具 合を起こし、極端な歩留りの低下につながっていたが、 本発明によれば、裏面傷発生が抑制されるため歩留まり を飛躍的に向上させることができる。

【図面の簡単な説明】

【図1】本発明の半導体基体の製造方法の第1及び第3 実施例の製造工程を表す断面図である。

【図2】本発明の半導体基体の製造方法の第1及び第3 実施例の製造工程を表す断面図である。

実施例の製造工程を表す断面図である。

【図4】本発明の半導体基体の製造方法の第1及び第3 実施例の製造工程を表す断面図である。

【図5】従来の半導体基体の製造方法の製造工程を表す 断面図である。

【図6】従来の半導体基体の製造方法の製造工程を表す 断面図である。

【図7】従来の半導体基体の製造方法の製造工程を表す 断面図である。

の傷の状態を表すための平面図である。

[図9] 本発明の半導体基体の製造方法の第2実施例の 製造工程を表す断面図である。

[図10] 本発明の半導体基体の製造方法の第2実施例 の製造工程を支す断面図である。

【図11】本発明の半導体基体の製造方法の第2実施例 の製造工程を表す断面図である。

【図12】本発明の半導体基体の製造方法の第2実施例 の製造工程を表す断面図である。

【符号の説明】

- 101 シリコン酸化膜
- 102 支持基体 (シリコン)
- 103 シリコンエピタキシャル成長層
- 104 多孔質シリコン層
- 105 茶子基体 (シリコン)
- 106 貼り合わせ界面
- 107 裏面シリコン酸化膜係
- 108 裏面シリコン傷
- 301 SiNi 膜

